ČSN EN IEC 62433-6

Cílem normy je popsat extrakční tok pro odvození makromodelu imunity integrovaného obvodu (IC) proti elektrostatickému výboji (ESD) šířeného vedením podle IEC 61000-4-2 a rychlým elektrickým přechodným jevům (EFT) podle IEC 61000-4-4. Model řeší fyzické poškození způsobené přepětím, tepelným poškozením a jinými režimy poruchy. Lze také řešit funkční poruchy. Norma podrobně demonstruje konstrukci modelů v definovaném formátu založeném na XML, který je vhodný pro výměnu modelů bez hlubších znalostí polovodičového obvodu. Nicméně funkionality modelu lze implementovat v různých formátech zahrnující mimo jiné tabulky, netlisty SPICE [1], jazyk pro popis hardwaru jako je VHDL-AMS [2] a Verilog-AMS [3].